系统与芯片ESD防护的协同设计

本书涉及模拟集成电路和系统关键方面的系统级静电放电（ESD）保护设计。本书重点介绍嵌入式半导体集成电路（IC）、片上系统组件和集成电路系统级保护设计。本书基于IC系统的ESD保护的循序渐进的过程，结合集成电路级和系统级ESD测试方法的相关性探讨，提供一个详细可用的芯片级ESD测试方法。

[美]弗拉迪斯拉夫·瓦什琴科(Vladislav Vashchenko) [比]米尔科·肖尔茨（Mirko Scholz） 著：Vladislav Vashchenko博士，于1987和1990年在莫斯科物理技术学院获得工程物理硕士学位和半导体物理博士学位。他曾在美国国家半导体公司负责ESD组的技术开发。自2011年起，他在美信集成产品公司担任ESD组的执行董事，他和他的团队主要负责ESD-IC协同设计的业务流程，包括ESD设计指南、闩锁规则、新ESD技术开发、产品评价、自动闩锁及ESD验证和系统级认证。他拥有151项美国专利并发表超过120篇论文。
Mirko Scholz博士于2013年在布鲁塞尔自由大学（VUB）获得电气工程博士学位，2015年至今在比利时微电子研究中心担任高级研究员。他自2007年起担任ESDA标准委员会成员，目前他是人体金属模型（HMM）工作组的联合主席。他撰写或共同撰写了ESD可靠性和ESD测试领域的100多种出版物、教程和专利。

译者序
前言
第1章　系统级ESD设计 1
1.1　认识ESD事件 1
1.1.1　IC和系统级ESD应力 1
1.1.2　IC元器件和系统ESD设计趋势 2
1.2　片上ESD防护策略 4
1.2.1　基于轨的ESD防护网络 7
1.2.2　局部钳位网络和两级防护 9
1.2.3　多电压域 14
1.3　片外ESD防护策略 15
1.3.1　高集成度的趋势：SoC和SiP 15
1.3.2　ESD电压抑制 16
1.3.3　电容和信号完整性 18
1.3.4　片外网络的ESD抑制因素 20
1.4　基于ESD紧凑模型的防护网络仿真 24
1.4.1　低压器件的ESD紧凑模型 25
1.4.2　高压器件的ESD紧凑模型 26
1.5　用混合模式电路仿真进行片上ESD设计 29
1.5.1　基于TCAD的工业级ESD开发流程 29

　　本书的主题和目的
　　在过去的十年中，新的市场需求和新兴技术的问世引发了系统和模拟集成电路设计的显著的范式转变。手持式和移动设备市场份额的快速增长、汽车电子产品的急剧增加、工业和医疗应用的实质性进步，为系统级静电放电（ESD）应力的芯片级（片上）防护创造了新的契机。这种趋势的扩展不仅仅局限于对ESD的规格说明，对系统级电磁兼容性（EMC）标准也是十分必要的。它可以包括浪涌防护、EMI兼容、过电压保护（OVP），甚至增加了可以承受专用于除颤设备的更长的电脉冲或者雷击的能力。
　　这种新趋势与高端片上系统（SoC）和系统级封装（SiP）集成相结合，数据率的大幅增长、电子系统的可移植性、更低的功耗以及更低的工作电压，引发了密集的研究和设计活动。作为结果，对新测试方法开发需求的理解、对IC元器件和测试芯片上ESD IP的设计的系统级测试标准和程序的适应，已经显著地改变了ESD开发的景观和今天的整体研发投资。结果是，具有高电流能力的新的片上ESD防护器件和具有精确电性能的更先进的瞬态电压抑制器（TVS）已经出现。
　　从本质上说，一种新的片上系统级防护ESD设计文化已经形成。它包括考虑到各种闩锁和瞬态闩锁场景的高电流能力器件的物理设计、印制电路板（PCB）和未来的系统设计，以及对不同器件、应力类型和架构之间的相关性的理解。作为一个终极目标，这项活动目前针对的是将系统与集成电路（IC）芯片整合起来进行协同设计的新方法。这种新的系统级ESD设计文化的创造，不仅得到了本书作者的认可，还得到了ESD、IC和系统设计领域权威专家越来越多的认可。然而，到目前为止，对芯片系统级设计的全面理解只是分散在多篇论文、教程、白皮书和IC产品应用说明中。
　　带着这样的主要目的，本书第一次尝试通过组织、构建、简化的方法，带给读者对系统级片上ESD设计文化主要方面的理解。作者尽最大努力以逻辑的和简单的理解方式来追求这一尝试，这不需要特定的前导知识，普适于广大的受众。
　　在这本书的编写工作中，作者共同努力，将各自的研究和工业设计经验以及在这一领域的积累，进行整合和归纳，以将理解带入更深的级别。本书的材料组织方式是将片上系统级ESD设计的内容放入5章之内。它们从逻辑上分别聚焦于系统级片上设计原理的介绍、主要测试方法的呈现、片上ESD设计方案、闩锁现象的考虑，最后给出了一个芯片与系统协同设计方法的概要。
　　尽管在书的各个章节中引用了许多原始的研究论文，但本书的总体目的并不是要对该领域最新的出版物或标准进行综述。相反，作为作者的目标的挑战任务是，在每个方面或设计阶段，发现并引入解决方案、设计或方法背后的基本物理机理的逻辑重点。这样做是为了使读者能够应用在阅读本书材料时产生的深入的物理理解，以解决特定系统和芯片中的ESD设计问题。作者希望，用来解决未来系统级ESD设计问题所需要的创造和创新将能从本书中得到有力的支持。特别是，读者将看到物理设计方法的优点，该方法由一种使用参数化的器件、电路和工艺的器件-电路混合模式的仿真所支持。
　　作者衷心希望这本书不仅能被专门的ESD设计实践者，而且还能被广大的IC芯片和系统设计师、应用工程师、产品工程师认为是有用的。
　　本书结构
　　这本书共5章。首先是引导性的第1章，为片上ESD设计定义主要的原理和方法；第2章聚焦在ESD测试标准和方法上；第3章为片上系统级的ESD防护，描述器件和电压钳位级的解决方案，它在第4章被扩展到解决芯片设计其余的方面、闩锁和瞬态感应闩锁；最后，第5章利用前面几章的知识，构架出新的芯片-系统级协同设计的方法。
　　引导性的第1章对于理解接下来的章节材料是一个重要的指引。这一章建立了一个贯穿全书的术语系统，开始于对作为能量在两个接触物体之间传输的ESD事件的基础理解，接着是片上ESD防护策略以及片上与片外ESD防护方法差异的描述。一个关于理解系统级ESD脉冲、标准和测试方法的更加详细的说明，在第2章中做了进一步总结。第1章的内容阐述一个理念，即新时代电子学的需求在带有集成系统级ESD防护器件的片上系统级设计和片外PCB设计中，都创造了一个重要的设计范式转移。新的精准的硅TVS（瞬态电压抑制器）解决方案提供了比一般在非常轻的容性负载下使用的聚合物或氧化锌多层压敏电阻更精确的电压钳位。第3章给出了一个关于硅TVS器件更加详细的器件级的描述，而带有硅TVS的片上和片外协同设计的内容在第5章中讨论。通过特定系统级测试的一个重要方面不仅仅与脱电状态相关，而且同样与上电应力状况相关。于是，那些引脚需要的防护比标准组件说明书上的CDM（充电器件模型）、MM（机器模型）和HBM（人体模型）的电流水平都要高一个数量级。第1章强调，系统ESD的“解决方案”不再是连接到系统端口的抑制器这个单一选择。一个有效的解决方案需要应用设计方法学，它考虑电路板的布图、抑制器的电特性和IC本身的ESD特性。在功能和可靠性上都具有挑战性的产品设计过程中，那些需要考虑的很多方面都在这章中有所提及。需要创新的方法来应对解决方案复杂性的提升。
　　第1章的最后两节介绍了两个关键的仿真方法来支持ESD的物理设计，依赖于ESD的紧凑型模型和新的TCAD（半导体工艺技术的计算机辅助设计）方法，它基于参数化的混合模式分析并使用DECIMM工具。这一方法使得既带有参数化工艺配置文件又带有器件模型的混合模式的器件-电路自动分析成为可能。
　　在本书的主要术语和方向确定之后，第2章带给大家的是关键测试方法物理机制方面的背景，以及它们在片上ESD系统级设计中每一个开发阶段上的应用。重点在于理解板级的ESD电子枪的测试，然后是封装和晶圆级的测试方法，以达到一个更有效率的片上设计手段。这一章的重点首先在于系统级的测试，像常用的IEC 61000-4-2和ISO 10605标准。这些内容后面，是关于人体金属模型（HMM）测试关键方法的解释，这是第一个系统级ESD应力的元器件级仿真。为了完整性，这一章还覆盖了片上设计其他实际在用的测试方法，比如传输线脉冲（TLP）、ESD波形的获取和分析，以及不同脉冲、器件类型和测试条件相关因素背后的物理基础等内容。这一章呈现的测试方法被广泛地用在了本书的其他章节。
　　第3章讨论片上ESD防护解决方案和工艺技术方面的问题。这一章的目标是对考虑了系统需求的引脚防护所需的成功设计这一交叉学科主题的结构和逻辑的理解。这些主题包括ESD器件在击穿状态下、在注入和电导率调制状态下的工作原理、钳位器的布图设计、工艺技术选择、安全工作区（SOA）、标准器件的自防护能力，以及片上ESD网络和内部模拟电路模块之间的协同设计。于是，这一章挑战了高级别的器件设计内容，专用于先进的系统级片上ESD防护器件和钳位器件的设计原理。这里涵盖的主要挑战是高压（HV）系统级ESD元胞设计，其专注于利用可以获得的工艺技术特征为大电流性能获得合适的独立于脉冲式的宽度调整。这一章还讨论了影响结构性能的非线性效应和产品布图。非线性效应的原因可以是电流集聚、不平衡的版图布图、多叉指不均匀开启或者在特定元胞中形成了一个“非故意的”漏电流通道。这一章基于一个对最终解决方案的实质性的物理实验验证和确定，DECIMM 工具[19-20]使得用TCAD对ESD器件、钳位电路和外围模拟电路模块做混合模式分析这一新方法成为可能。作为这一章的总结，讨论了与ESD解决方案设计和实现ESD防护窗口目标相关的工艺能力的关键问题。
　　在晶圆级封装（或者微表面贴装器件）的设计中，倒装芯片键合块被均匀地分布在整个有源布图区域的顶部。在系统级ESD事件的大电流情况下，从模拟电路钳位区域的注入会干扰许多相连的有源器件的工作。一个“潜在的”闩锁电流通路能够在内部电路元器件的版图下很深的地方形成。因此，钳位器的闩锁隔离是一个很重要的设计内容。这些闩锁现象作为前面章节内容的逻辑延续，在第4章中给出了总结。第4章的关键点是：一个系统级所需的经过验证的独立的ESD钳位器的芯片级集成，这不是一个简单的问题。在系统级ESD应力和正常工作情况下，都应充分考虑使用说明书和芯片的功能定义，以避免钳位器与内部电路模块的相互作用。在系统级ESD电流引起的高注入情况下，受电导率调制影响的寄生器件也会开启。从这个角度来看，在上电情况下的系统级ESD事件在概念上能被视为与闩锁现象相似。在这里，主要有三种代表了不同物理现象的闩锁场景。首先，传统的CMOS闩锁，以大电流开启由PMOS-NMOS反相器对形成的寄生SCR为代表，作为电流注入的结果，它以两种子形式存在：一种是带有内部注入的I/O缓冲器，另一种是带有来自远端注入的核心电路。其次，高压N外延到N外延的闩锁——在大电流状态下寄生n-p-n结构开启，是来自一个外延区电流注入的结果。对来自低边外延区的电子注入和来自高边外延区的空穴注入的理解，本章进行了解释。最后，作为一种物理现象的组合，介绍了瞬态感应闩锁，在此现象组合中作为短时电压过应力的结果，ESD钳位器被打开。于是，这一章涵盖了许多重要的工业设计要考虑的内容，作为一个验证过的独立的ESD钳位器片上集成的桥梁，在系统级ESD应力和正常工作模式下，均考虑了芯片的功能以及内部电路模块的相互作用。后者在高度集成的带有CAN（控制器区域网络）收发器的智能功率IC的例子中进行了演示。
　　最后的第5章组合了前面几章的工具与方法，为IC引脚和系统本身开发出有效的和耐用的ESD协同设计方法。所选方法组合了带有测试板和晶圆级设置的瞬态器件特性以及器件和电路的仿真。仿真与晶圆级特性的组合使得在IC设计的早期阶段，甚至在最后的系统远未被设计及建造之前，系统级ESD防护方案的设计与验证就成为可能。首先介绍了可用的片外ESD防护器件。接着是可用于ESD防护设计的仿真工具的学习。然后是器件与电路建模的方法与实例。仿真模型被用于两个系统级的ESD设计方法：基于数据手册的设计和协同设计。每一种方法所需要的投入都与其优缺点一起讨论。通过几个案例，提供了系统级IC引脚ESD防护结构设计的建议。这一章以介绍的设计方法的比较、测定和讨论作为结束。仿真和瞬态器件特性是系统级IC引脚ESD防护方案分析和开发的基础。需简化ESD器件模型以减少建模的付出和大型防护网络仿真的时间。混合模式的ESD仿真使得更高的精度或者在ESD应力下具有复杂行为的器件仿真成为可能。高精度的有限元模型（FEM）允许瞬态域的仿真和器件行为的提取。SPICE和紧凑模型可以加入到混合模式的仿真设置中以进行像电路一样的仿真。所提出的仿真方法被应用到不同的案例研究中以分析和评估系统级ESD的设计概念。本章将带有PCB上TVS组件的基于数据手册的系统设计作为一种方法来介绍，该方法需要基于设计经验或者IC供应商提出的更高的ESD防护级别需求。基于数据手册的方法的应用导致了许多问题，要么是系统的过设计，要么是IC的高成本的ESD防护方案的过设计。在某些应用场合中，这一方法会产生额外的挑战，即要同时设计出既有ESD鲁棒性又能满足功能需求的系统。作为结果，需要增加许多超出必要数量的片外元器件。
　　另一个方法是IC与系统协同设计的方法，它涉及器件脉冲特性的获取。TLP测试与TLP I-V曲线用于给系统设计者提供片上和片外ESD防护的信息。本章的内容极大地依赖于案例学习，这些案例将TLP测试结果与瞬态仿真结合起来，用于识别在系统级ESD应力下片上和片外ESD防护器件的瞬态行为。通过增加从外部IC引脚获得的大量的HMM特性数据，可以得到IC与系统级协同设计方法的一个重要扩展。这一信息被用来检验进入片上ESD防护系统的残余电流是否没有超过HMM的失效等级。结论是，由于CMOS工艺尺寸持续缩小、像3D晶体管（多栅FET、FINFET）这样的新器件概念的问世以及像硅通孔线性结构这样的新型后端工艺定义的2.5D和3D的集成机理的出现，协同设计对将来的封装级系统和片上系统将会是一个始终存在的挑战。
　　致谢
　　本书作者对过去二十年中，来自EOS/ESD（电过应力/静电放电）协会、Industry and University Research Groups的同事的众多讨论和支持表示感谢。他们愿意认可来自Angstrom设计自动化公司的Andrei Shibkov博士的额外贡献，特别是他用DECIMM所做的仿真支持和新特性的实现，使得这本书有了想要的组成内容，尤其是对闩锁的自动化仿真（第4章）和对ESD器件的革命性加工能力指标的仿真研究（3.5节）。
　　本书两位作者还特别欣赏Augusto Tazzoli博士，他致力于完成对整个手稿的详细的高质量的综述，并发表了许多有价值的评论和技术讨论，极大地完善了本书的内容。

　　本书全面讲述了与系统级ESD防护相关的模拟集成电路和系统设计，聚焦于带有嵌入式片上系统级防护的半导体集成电路（IC）器件以及IC与系统的协同设计两个方面，从而减少或完全消除对印制电路板（PCB）上附加的、分立的器件的需求，同时又满足系统级ESD防护的需要，以培养读者为集成电路提供系统级ESD防护解决方案的能力。本书对从事开发片上系统（SoC）、系统级封装（SiP）以及集成系统级ESD防护的业内人士是一本极具价值的参考书。
　　本书特点:
　　阐述IC级ESD测试方法
　　着重IC级ESD防护设计
　　兼顾IC与系统ESD防护协同设计
　　涉及ESD测试数值仿真