EDA技术与应用

2.2.2 addnsub信号11
2.2.3 LE操作模式11
2.3 多路径互连15
2.3.1 行互连15
2.3.2 列互连16
2.4 嵌入式存储器18
2.4.1 存储器模式19
2.4.2 奇偶位支持20
2.4.3 移位寄存器支持20
2.4.4 存储器大小配置20
2.4.5 字节使能22
2.4.6 控制信号和M4K接口22
2.4.7 独立时钟模式23
2.4.8 输入/输出时钟模式24
2.4.9 读/写时钟模式26
2.4.10 单端口模式26
2.5 全局时钟网络和锁相环28
2.5.1 全局时钟网络28
2.5.2 双用途时钟管脚28
2.5.3 组合资源29
2.5.4 锁相环29
2.5.5 时钟的倍频和分频31
2.5.6 外部时钟输入31
2.5.7 外部时钟输出32
2.5.8 时钟反馈32
2.5.9 相移32
2.5.10 锁定检测信号32
2.5.11 可编程占空比32
2.5.12 控制信号32
2.6 输入/输出结构33
2.6.1 外部RAM接口37
2.6.2 DDR SDRAM和FCRAM37
2.6.3 可编程驱动能力38
2.6.4 可编程上拉电阻40
2.7 IEEE标准1149.1 (JTAG）边界扫描支持40
习题41
第3章 基于Quartus II的FPGA设计方法43
3.1 Quartus II软件的设计输入44
3.1.1 文本编辑器44
3.1.2 模块和符号编辑器47
3.1.3 MegaWizard插件管理器48
3.1.4 Quartus II支持的其他设计输入52
3.2 Quartus II软件的设计约束53
3.2.1 分配编辑器54
3.2.2 引脚规划器54
3.2.3 Settings对话框55
3.2.4 分配设计分区55
3.2.5 导入分配55
3.2.6 验证引脚分配56
3.3 Quartus II软件的设计综合56
3.3.1 Analysis & Synthesis功能选项设置57
3.3.2 查看综合结果58
3.3.3 渐进式综合59
3.4 布局布线60
3.4.1 布局布线设置60
3.4.2 查看布局布线结果62
3.4.3 优化布局布线结果63
3.5 仿真65
3.6 时序分析67
3.6.1 标准时序分析器的使用67
3.6.2 TimeQuest时序分析71
3.7 时序逼近72
3.7.1 使用时序逼近平面布局图72
3.7.2 使用时序优化向导74
3.7.3 使用网表优化实现时序逼近74
3.7.4 使用LogicLock区域达到时序逼近75
3.7.5 使用设计空间管理器达到时序逼近76
3.7.6 使用渐进式编译达到时序逼近76
3.8 功耗分析76
3.8.1 使用PowerPlay功耗分析器分析功耗77
3.8.2 使用PowerPlay早期功耗估算器77
3.9 编程和配置78
3.9.1 汇编器Assembler的使用79
3.9.2 使用Programmer对一个或多个器件编程79
3.10 调试80
3.10.1 SignalTap II逻辑分析器的使用81
3.10.2 使用外部逻辑分析仪84
3.10.3 使用SignalProbe85
3.10.4 使用在系统存储器内容编辑器85
习题86
第4章 VHDL硬件描述语言87
4.1 基于硬件描述语言的数字电路设计方法88
4.2 硬件设计语言概述89
4.3 VHDL语言的基本结构90
4.3.1 实体90
4.3.2 结构体92
4.3.3 结构体的3种子结构96
4.3.4 包、库和配置99
4.4 VHDL语言要素104
4.4.1 VHDL的文字规则104
4.4.2 VHDL的数据对象105
4.4.3 VHDL的数据类型107
4.4.4 VHDL的运算操作符110
4.4.5 VHDL的主要描述语句111
4.5 基本逻辑电路设计120
4.6 使用Quartus II的VHDL语言设计实例125
4.6.1 Quartus II软件的开发流程概述125
4.6.2 Quartus II对第三方软件的支持126
4.6.3 Quartus II开发平台的VHDL语言设计实例126
习题138
第5章 FPGA设计实例140
5.1 开发系统简介141
5.1.1 硬件符号功能说明141
5.1.2 开发系统电路结构142
5.1.3 其他硬件资源151
5.1.4 开发系统使用前设置156
5.2 原理图输入的简单组合逻辑设计156
5.2.1 1位全加器设计156
5.2.2 4选1数据选择器的设计160
5.3 简单时序电路设计161
5.3.1 D触发器设计161
5.3.2 具有异步清零和同步使能4位十进制加法计数器设计162
5.3.3 数控分频器的设计162
5.3.4 移位运算器设计164
5.4 数码管驱动电路设计165
5.4.1 7段数码显示译码器设计165
5.4.2 8位数码扫描显示电路166
5.5 复杂FPGA设计168
5.5.1 序列检测器设计168
5.5.2 8位十六进制频率计设计169
5.6 宏模块设计及测试172
5.6.1 DDS正弦信号发生器功能172
5.6.2 简易DDS正弦信号发生器设计173
5.6.3 使用SignalTap II对简易DDS信号发生器实时测试179
5.6.4 拓展训练180
参考文献181