- 定价:¥79.00
- POD价:¥79.00
- 评分:
(已有0条评价)
- 电子书:集成电路静态时序分析与建模[按需印刷]
- 促销活动:
- 我要买:
- ·如此书原封面缺失,印刷将采用出版社授权的新封面;
- ·如电子文件出现问题,可能延长印制周期,我们将提前与您沟通
基本信息

内容简介
作译者
目录
第1章 引论 1
1.1 集成电路发展史简介 1
1.2 国内集成电路的发展现状 2
1.3 国际集成电路的发展态势 4
1.4 静态时序分析技术 4
1.4.1 静态时序分析简介 4
1.4.2 静态时序分析背景 4
1.4.3 静态时序分析的优缺点 5
1.5 主流静态时序分析与建模工具介绍 6
第2章 静态时序分析的基础知识 9
2.1 逻辑门单元 9
2.2 门单元的时序计算参数 10
2.3 时序单元相关约束 12
2.4 时序路径 14
2.5 时钟特性 17
2.6 时序弧 19
2.7 PVT环境 24
2.8 时序计算单位 28
第3章 单元库时序模型 29
前言
集成电路静态时序分析与建模技术是集成电路设计中的关键技术,高性能级芯片都需要先进的静态时序分析与建模技术来支撑。
全书共11章,其中静态时序分析与建模的详细内容通过第2~11章进行讲解。
第1章引论
简单介绍集成电路发展状态和重要性,使读者对集成电路行业有初步了解。同时,简单介绍业界主流的静态时序分析与建模的设计工具,使读者对静态时序有更广阔的视野。
第2章静态时序分析的基础知识
随着芯片尺寸的减小、集成度密集化的增强、电路设计复杂度的增加、电路性能要求的提高等,对芯片内的时序分析提出了更高的要求。静态时序分析是大规模集成电路设计中非常重要的一个方面,想熟练掌握静态时序分析,需要从掌握最基本的时序分析概念开始。因此,这一章向读者介绍静态时序分析的基本知识。
第3章单元库时序模型
在时序分析过程中,对一个复杂芯片中的每一个模块,不论是简单的标准单元(如NAND、NOR等),还是复杂的定制化设计模块(如RAM或处理器核),都需要有一个时序模型。因此,这一章向读者介绍单元库时序模型的基本理论。
第4章时序信息库文件
时序信息库文件中记录着逻辑门延时、输出信号转换延时和功耗等信息,这些信息在时序分析时被调用,以计算电路延时值和功耗值。时序文件的内容主要由库组、属性和因子等组成。因此,这一章向读者介绍时序信息库文件中的主要基本理论。
第5章静态时序分析的基本方法
时序分析的目的是验证设计是否符合规定时序约束下的性能要求,同时设计者基于时序分析的结果,决定如何在不满足时序要求的情况下进行时序性能改进。为了熟练地通过时序分析结果找到关键的时序违反路径并进行优化,就必须了解时序分析的基本方法。因此,这一章向读者介绍静态时序分析的基本方法。
第6章时序约束
静态时序分析工具以时序约束作为判断设计中的时序是否满足设计要求的标准,因此设计者需要提供正确的时序约束信息,以便静态时序分析工具输出正确的时序报告。通过SDC可以使用简单而又直接的方法来描述未来设计中芯片工作时所预期的时序约束,SDC的格式也是一种业界标准。因此,这一章向读者介绍主要的时序约束理论知识。
第7章串扰噪声
集成电路进入超深亚微米设计后,串扰噪声已经成为影响芯片功能和性能的重要原因之一,因此合理解决串扰噪声带来的不利影响是当前集成电路设计必须面对的越来越重要的问题。因此,这一章向读者介绍时序分析中串扰噪声的基本理论和相关的分析技术。
第8章单元时序建模实战
原理图和版图设计完成后,时序分析工具需要读取该设计的时序信息,如综合工具需要知道模块的逻辑功能、单元实际的输入负载电容、不同输入斜率和输出负载情况下单元的延时与功耗,以及单元的面积等,单元时序信息特征化就是用模拟仿真器来提取设计模块有关以上信息的过程。通过时序信息特征化来提供设计模块的时序数据,以供多种时序分析工具使用。因此,这一章向读者介绍标准单元特征化设计在实际工程应用中的基本设计技术。
第9章静态时序分析实战(ETS篇)