基本信息
- 作者： （美）赛纳拉伯丁·纳瓦比（Zainalabedin Navabi）
- 译者： 贺海文 唐威昀
- 丛书名： 电子与嵌入式系统设计译丛
- 出版社：机械工业出版社
- ISBN：9787111501541
- 上架时间：2015-6-25
- 出版日期：2015 年6月
- 开本：16开
- 版次：1-1
- 所属分类：工业技术 > 电工技术 > 电子电路、线路
教材
编辑推荐
由浅入深，从测试的基本概念，深入到DFT的原理、电路和验证实例。
体系完整，从如何测试问题的角度出发，覆盖了DFT领域的所有环节，面面俱到。
案例实用，书中案例具有工程参考价值，部分改进后可被用于搭建测试电路。
内容简介
集成电路测试的自动化程度高，从业人员少，因此，行业内一直都依赖师傅带徒弟的方式传授机要，甚至还盛传着一句行话，叫“教会徒弟饿死师傅”。也因此，行业里很少有人愿意将自己的知识传授给初学者。本书从数字系统测试和可测试性设计的基本概念出发，由浅入深，系统地介绍了数字系统测试的原理、知识和概念，并辅以实例，让读者对数字系统测试由点及面、由理论到实践全方位理解。从工程实践考虑，本书还重点突出了可测试性设计和存储器测试的内容。
作译者
本书作者Zainalabedin Navabi博士系美国伍斯特理工学院电气与计算机工程专业教授：Navabi博士在集成电路行业发展早期撰写了多本VHDL，Verilog开发工具的培训教材：Navabi博士从?976年开始使用硬件描述语言，他为早期的硬件描述语言开发了寄存器传输级仿真器：1981年，他开发了一个可以从RTL描述生成MOS管电路布局的综合工具：1981年后，他开始涉及大量基于硬件描述语言的项目—他著述颇丰，在硬件描述语言仿真，综合以及数字系统测试方面发表了很多论文：1990年，他在美国东北大学开设了第一门硬件描述语言的课程 自从那时起，他开始在美国和其他国家开设相关主题的培训班：除了在学校从事教学和科研工作外，他还担任CAE公司的顾问：他还是IEEE的高级会员，IEEE计算机学会，ASEE和ACM的会员。
贺海文曾任职英飞凌微电子、Intel的高级D呵工程师，现为灿芯半导体DFT主任工程师，也是国内第一批在大型芯片设计公司从事专业DFT设计的工程师，有8年以上DFT设计和验证经验，完成过多款大规模出货的基带芯片的DFT设计，对DFT技术有深刻认识，实战经验丰富。目前主要从事与VLSI／SoC产品DFT相关的技术工作。 唐威昀曾任职和芯微电子、intel的高级数字验证工程师，在1C行业有长达10年的从业经历，参与和完成了多款大规模出货的基带芯片的设计和验证。在数字电路和模拟电路的验证、测试方面有丰富的实践经验。目前主要从事SoC／IP研发工作。
贺海文曾任职英飞凌微电子、Intel的高级D呵工程师，现为灿芯半导体DFT主任工程师，也是国内第一批在大型芯片设计公司从事专业DFT设计的工程师，有8年以上DFT设计和验证经验，完成过多款大规模出货的基带芯片的DFT设计，对DFT技术有深刻认识，实战经验丰富。目前主要从事与VLSI／SoC产品DFT相关的技术工作。 唐威昀曾任职和芯微电子、intel的高级数字验证工程师，在1C行业有长达10年的从业经历，参与和完成了多款大规模出货的基带芯片的设计和验证。在数字电路和模拟电路的验证、测试方面有丰富的实践经验。目前主要从事SoC／IP研发工作。
目录
译者序
前言
概述
致谢
第1章 数字电路测试的基础知识和HDL的作用 / 1
1.1 设计及测试 / 1
1.1.1 RTL设计流程 / 1
1.1.2流片后测试 / 4
1.2测试重点 / 7
1.2.1 测试方法 / 7
1.2.2可测试性方法 / 9
1.2.3 检测方法 / 11
1.2.4测试成本 / 11
1.3数字系统测试中的HDL / 13
1.3.1硬件建模 / 13
1.3.2制定测试方法 / 13
1.3.3虚拟测试机 / 14
1.3.4可测试性硬件评估 / 14
1.3.5协议感知自动测试设备 / 14
1.4自动测试设备结构及仪器 / 14
前言
概述
致谢
第1章 数字电路测试的基础知识和HDL的作用 / 1
1.1 设计及测试 / 1
1.1.1 RTL设计流程 / 1
1.1.2流片后测试 / 4
1.2测试重点 / 7
1.2.1 测试方法 / 7
1.2.2可测试性方法 / 9
1.2.3 检测方法 / 11
1.2.4测试成本 / 11
1.3数字系统测试中的HDL / 13
1.3.1硬件建模 / 13
1.3.2制定测试方法 / 13
1.3.3虚拟测试机 / 14
1.3.4可测试性硬件评估 / 14
1.3.5协议感知自动测试设备 / 14
1.4自动测试设备结构及仪器 / 14
译者序
译者序
近些年来，随着集成电路设计和制造技术的高速发展，集成电路的测试成为了一个越来越重要的问题。在实际的集成电路设计流程中，可测试性设计的理论和相关实现技术是我们必须特别重视的设计要素，可测试性很差的设计将无法量产。因此，在这个领域，每年都有很多书籍或论文出版或发表。Zainalabedin Navabi教授的这本书就是该领域内一部比较全面和优秀的著作。本书的最大特点在于理论和实践很好地结合，通过使用Verilog编写的数字电路实例、测试应用实例和测试平台，读者在学习可测试性技术的同时还能学习Verilog语言。同时通过测试平台的编译和仿真、过程语言接口（PLI）的使用，使读者更加深入地理解和掌握这些知识。
本书系统地介绍了数字系统的电路测试以及可测试性设计、使用Verilog来进行数字电路的设计、测试分析和实现数字系统的可测试性设计。本书也是根据作者多年的科研成果和教学实践，结合集成电路可测试性设计关注的基本理论和研究热点，并参考大量的文献撰写而成的。全书共11章，第1章～第4章介绍数字电路测试和Verilog RTL设计基础知识，包括测试的基本概念、测试设备、测试经济学和故障模型等，以及用Verilog来建立数字电路测试平台和仿真的概念。 第5章、第6章介绍测试方法，包括数字电路测试向量生成方法、确定性数字电路测试生成方法。第7章～第11章介绍可测试性设计方法，包括扫描设计、边界扫描测试、逻辑内建自测试、数字电路测试压缩、MBIST（存储器内建自测试）。
本书是首本全面覆盖Verilog语言使用、数字电路设计、数字电路测试、存储器测试、测试平台仿真的专著和教科书，反映了当今集成电路测试的研究现状和发展趋势，可以作为高等学校计算机、微电子、电子工程等相关专业高年级学生和研究生的教材与参考书，也可以供从事上述领域工作的科研技术人员参考。
参加本书翻译的还有唐威昀工程师，他为此付出了很多心血和时间。在本书的翻译过程中，也一直得到机械工业出版社华章公司张国强老师的热心指导和大力支持，他向我们推荐了这本著作，并帮助我们与作者进行沟通。本人谨向为本书的翻译与出版付出辛勤劳动的各位编辑，以及支持我们进行翻译工作的家人和朋友，致以衷心的感谢。
由于译者水平有限，书中难免有一些错误或者不妥之处，真诚希望各位读者在阅读时把发现的错误及时告知我们，多多批评指正。我们的个人邮箱是：hehaiwen2005@sina.com，tangweiyun@tsinghua.org.cn。
贺海文唐威昀
近些年来，随着集成电路设计和制造技术的高速发展，集成电路的测试成为了一个越来越重要的问题。在实际的集成电路设计流程中，可测试性设计的理论和相关实现技术是我们必须特别重视的设计要素，可测试性很差的设计将无法量产。因此，在这个领域，每年都有很多书籍或论文出版或发表。Zainalabedin Navabi教授的这本书就是该领域内一部比较全面和优秀的著作。本书的最大特点在于理论和实践很好地结合，通过使用Verilog编写的数字电路实例、测试应用实例和测试平台，读者在学习可测试性技术的同时还能学习Verilog语言。同时通过测试平台的编译和仿真、过程语言接口（PLI）的使用，使读者更加深入地理解和掌握这些知识。
本书系统地介绍了数字系统的电路测试以及可测试性设计、使用Verilog来进行数字电路的设计、测试分析和实现数字系统的可测试性设计。本书也是根据作者多年的科研成果和教学实践，结合集成电路可测试性设计关注的基本理论和研究热点，并参考大量的文献撰写而成的。全书共11章，第1章～第4章介绍数字电路测试和Verilog RTL设计基础知识，包括测试的基本概念、测试设备、测试经济学和故障模型等，以及用Verilog来建立数字电路测试平台和仿真的概念。 第5章、第6章介绍测试方法，包括数字电路测试向量生成方法、确定性数字电路测试生成方法。第7章～第11章介绍可测试性设计方法，包括扫描设计、边界扫描测试、逻辑内建自测试、数字电路测试压缩、MBIST（存储器内建自测试）。
本书是首本全面覆盖Verilog语言使用、数字电路设计、数字电路测试、存储器测试、测试平台仿真的专著和教科书，反映了当今集成电路测试的研究现状和发展趋势，可以作为高等学校计算机、微电子、电子工程等相关专业高年级学生和研究生的教材与参考书，也可以供从事上述领域工作的科研技术人员参考。
参加本书翻译的还有唐威昀工程师，他为此付出了很多心血和时间。在本书的翻译过程中，也一直得到机械工业出版社华章公司张国强老师的热心指导和大力支持，他向我们推荐了这本著作，并帮助我们与作者进行沟通。本人谨向为本书的翻译与出版付出辛勤劳动的各位编辑，以及支持我们进行翻译工作的家人和朋友，致以衷心的感谢。
由于译者水平有限，书中难免有一些错误或者不妥之处，真诚希望各位读者在阅读时把发现的错误及时告知我们，多多批评指正。我们的个人邮箱是：hehaiwen2005@sina.com，tangweiyun@tsinghua.org.cn。
贺海文唐威昀
前言
这是一本关于测试和数字电路可测试性的书。在这本书中，使用系统设计的语言来介绍和设计测试电路。在介绍数字电路设计的实践和方法的同时，介绍了测试和可测试性的概念。在本书中，我们展示了如何测试数字电路，如何设计可测电路，如何充分使用现有的寄存器传输级（RTL）设计、验证方法和工具。
本书采用Verilog模型和Verilog测试平台，用它们实现故障仿真和测试生成算法，并解释仿真和测试结果。在介绍可测电路的部分，我们用Verilog描述了各种扫描和BIST方法。同时，使用Verilog的测试平台搭建虚拟测试机，以检查和评估这些可测试性方法。在设计可测试性电路的过程中，使用Verilog的测试平台来评估这些电路，从而提高主设计的可测试性。
首先，我们建立了Verilog测试环境，它可以进行门级故障仿真和测试生成。同时使用Verilog PLI与功能强大的Verilog测试平台进行硬件建模并编写测试环境。
接着，我们采用Verilog作为硬件设计工具，用它来描述可测试性设计（DFT）和BIST硬件。在这一部分，我们使用Verilog作为硬件描述语言，描述和综合产生可测试硬件电路。在书中，我们还使用Verilog建模和仿真，这有助于制定和评估测试方法和测试电路的硬件结构。
本书提供了一个新的教授测试以及测试电路的方法，与其他介绍测试和可测试性的书籍相比较，这本书的特点是使用了Verilog和Verilog PLI测试的应用程序。
在20世纪70年代后期，硬件描述语言（HDL）用于计算机体系结构的教授中。在现在，HDL也可以用来阐明测试方法和可测电路的架构。否则，我们只能通过非正式的流程图和框图来表述这些内容。
使用Verilog语言的好处有：
第一，消除了测试算法、BIST以及DFT硬件电路架构中的模糊情况，它能够清楚地描述可测试性的硬件、体系结构以及测试场景。
第二，用Verilog描述片上测试硬件，这有助于评估相关算法、硬件开销和测试时间，并以此评估在SoC芯片上使用这些片上测试硬件的可行性。
第三，Verilog语言也可以支持我们使用测试平台。在开发测试平台和虚拟测试机时，PLI为我们提供了强大的编程工具。这个工具可以与硬件（用Verilog语言描述）进行交互。
这种混合的硬件/软件环境将有利于我们描述复杂的测试方案和测试策略。
本书主要内容
数字电路测试的基础知识和HDL的作用
本章介绍数字电路测试的基础知识，讨论了数字系统测试的重要性，并且定义了各种数字电路测试专用术语，还讨论了数字电路测试的成本及减少数字电路测试时间的途径，这些途径包括更好的数字电路测试方法、更多的可测试性设计、更有效率的测试。另外，本章还探讨论了数字电路设计和数字电路测试的关系。
用于设计和测试的Verilog HDL
本章介绍了用于描述数字电路系统和相应测试平台的Verilog硬件描述语言。我们使用Verilog进行组合逻辑以及时序逻辑电路建模，同时还给出了几个示例。在这里，我们只介绍本书要用到的关键语言结构，这些结构可以用于理解电路模型以及电路体系结构。本章展示了如何使用Verilog开发良好的设计测试平台。我们讨论了自己开发的几个测试平台模板，在开发这些测试平台过程中，我们展示了PLI和开发出来的PLI函数的使用。在后面的章节中我们将继续介绍测试平台。
故障和缺陷建模
本章首先描述了晶体管级和门级故障，用我们的Verilog仿真说明了底层晶体管级故障和上层门级故障之间的对应关系，并论述了功能性和结构性故障，以及它们之间的区别，还讨论了结构性门级故障，同时使用模拟仿真证明这种模型的合理性。另外，本章还阐述了固定（Stuck-at）故障模型，同时介绍了如何使用PLI函数进行故障注入。接下来，本章论述了故障等效和几种故障压缩技术，并开发了基于Verilog的PLI函数和测试平台，用它们产生故障列表，进行故障压缩，接下来还用这些测试平台测试了几种基准电路。
故障仿真应用与方法
本章首先论述了故障仿真的用途及其在数字电路设计与测试中的应用。其次论述了不同的故障仿真技术，包括串行、并行、并发、演绎、微分和关键路径，用它们来追踪故障仿真。为了实现这些方法，我们开发了一个测试平台以进行固定故障注入和仿真，这个基于PLI的Verilog测试平台也部分实现了其他的故障仿真技术。再次，我们使用基于PLI的Verilog测试平台产生了故障字典。基于这些工具的使用，本章讨论了数字电路测试覆盖率及其实现、如何减少故障和其他与故障仿真相关的概念。在第3章中我们使用基于PLI的Verilog测试平台产生了故障表，本章使用相同的故障表格式。在本章中开发和使用了几个完整的基于PLI的Verilog测试平台。
本书采用Verilog模型和Verilog测试平台，用它们实现故障仿真和测试生成算法，并解释仿真和测试结果。在介绍可测电路的部分，我们用Verilog描述了各种扫描和BIST方法。同时，使用Verilog的测试平台搭建虚拟测试机，以检查和评估这些可测试性方法。在设计可测试性电路的过程中，使用Verilog的测试平台来评估这些电路，从而提高主设计的可测试性。
首先，我们建立了Verilog测试环境，它可以进行门级故障仿真和测试生成。同时使用Verilog PLI与功能强大的Verilog测试平台进行硬件建模并编写测试环境。
接着，我们采用Verilog作为硬件设计工具，用它来描述可测试性设计（DFT）和BIST硬件。在这一部分，我们使用Verilog作为硬件描述语言，描述和综合产生可测试硬件电路。在书中，我们还使用Verilog建模和仿真，这有助于制定和评估测试方法和测试电路的硬件结构。
本书提供了一个新的教授测试以及测试电路的方法，与其他介绍测试和可测试性的书籍相比较，这本书的特点是使用了Verilog和Verilog PLI测试的应用程序。
在20世纪70年代后期，硬件描述语言（HDL）用于计算机体系结构的教授中。在现在，HDL也可以用来阐明测试方法和可测电路的架构。否则，我们只能通过非正式的流程图和框图来表述这些内容。
使用Verilog语言的好处有：
第一，消除了测试算法、BIST以及DFT硬件电路架构中的模糊情况，它能够清楚地描述可测试性的硬件、体系结构以及测试场景。
第二，用Verilog描述片上测试硬件，这有助于评估相关算法、硬件开销和测试时间，并以此评估在SoC芯片上使用这些片上测试硬件的可行性。
第三，Verilog语言也可以支持我们使用测试平台。在开发测试平台和虚拟测试机时，PLI为我们提供了强大的编程工具。这个工具可以与硬件（用Verilog语言描述）进行交互。
这种混合的硬件/软件环境将有利于我们描述复杂的测试方案和测试策略。
本书主要内容
数字电路测试的基础知识和HDL的作用
本章介绍数字电路测试的基础知识，讨论了数字系统测试的重要性，并且定义了各种数字电路测试专用术语，还讨论了数字电路测试的成本及减少数字电路测试时间的途径，这些途径包括更好的数字电路测试方法、更多的可测试性设计、更有效率的测试。另外，本章还探讨论了数字电路设计和数字电路测试的关系。
用于设计和测试的Verilog HDL
本章介绍了用于描述数字电路系统和相应测试平台的Verilog硬件描述语言。我们使用Verilog进行组合逻辑以及时序逻辑电路建模，同时还给出了几个示例。在这里，我们只介绍本书要用到的关键语言结构，这些结构可以用于理解电路模型以及电路体系结构。本章展示了如何使用Verilog开发良好的设计测试平台。我们讨论了自己开发的几个测试平台模板，在开发这些测试平台过程中，我们展示了PLI和开发出来的PLI函数的使用。在后面的章节中我们将继续介绍测试平台。
故障和缺陷建模
本章首先描述了晶体管级和门级故障，用我们的Verilog仿真说明了底层晶体管级故障和上层门级故障之间的对应关系，并论述了功能性和结构性故障，以及它们之间的区别，还讨论了结构性门级故障，同时使用模拟仿真证明这种模型的合理性。另外，本章还阐述了固定（Stuck-at）故障模型，同时介绍了如何使用PLI函数进行故障注入。接下来，本章论述了故障等效和几种故障压缩技术，并开发了基于Verilog的PLI函数和测试平台，用它们产生故障列表，进行故障压缩，接下来还用这些测试平台测试了几种基准电路。
故障仿真应用与方法
本章首先论述了故障仿真的用途及其在数字电路设计与测试中的应用。其次论述了不同的故障仿真技术，包括串行、并行、并发、演绎、微分和关键路径，用它们来追踪故障仿真。为了实现这些方法，我们开发了一个测试平台以进行固定故障注入和仿真，这个基于PLI的Verilog测试平台也部分实现了其他的故障仿真技术。再次，我们使用基于PLI的Verilog测试平台产生了故障字典。基于这些工具的使用，本章讨论了数字电路测试覆盖率及其实现、如何减少故障和其他与故障仿真相关的概念。在第3章中我们使用基于PLI的Verilog测试平台产生了故障表，本章使用相同的故障表格式。在本章中开发和使用了几个完整的基于PLI的Verilog测试平台。
