基本信息

内容简介
目录
前言
教学建议
第1章概述1
1.1EDA技术概述1
1.2硬件描述语言概述3
1.3EDA实验教学目标4
第2章EDA设计流程及工具简介5
2.1EDA设计流程5
2.1.1设计输入5
2.1.2功能仿真7
2.1.3综合7
2.1.4适配7
2.1.5时序仿真8
2.1.6下载配置8
2.2常用EDA工具8
2.2.1设计输入编辑器8
2.2.2HDL综合器9
2.2.3仿真器10
2.2.4适配器11
前言
本书的编排力图贴近工程实践,启发读者自主学习,并引导读者在某些工程实验项目中进行创新设计。全书分为5章,第1章首先从全貌上介绍EDA技术的概念及其发展历程,介绍硬件描述语言的产生和发展,并阐述EDA实验教学目标,帮助读者较全面地了解EDA技术。第2章对EDA技术的常用开发工具和开发流程进行概述,并着重对Altera公司的Quartus Ⅱ软件进行介绍,帮助读者了解EDA技术的设计过程和典型环境,有利于初学者全面了解EDA设计相关工具。第3章描述可编程逻辑器件的基本原理和发展演变,介绍主流可编程逻辑器件的内部结构,帮助读者了解EDA技术和可编程逻辑的数字逻辑原理,有助于读者理解EDA设计的内容。第3章还详细介绍了本书所采用的EDA实验开发系统的外部接口和设备电路,帮助读者了解开发系统的全部硬件资源和可编程逻辑器件的引脚分配,便于进行自主性、综合性、创新性设计。第4章详细描述Quartus Ⅱ软件的应用流程,逐步讲解应用Quartus Ⅱ软件进行工程设计的完整过程,帮助读者学习Quartus Ⅱ软件应用,尤其有利于初学者快速上手。第5章介绍23个实验项目,内容涵盖数字电子系统典型的功能模块—由组合逻辑到时序逻辑,使读者充分理解组合逻辑和时序逻辑设计的方法。同时,多数实验项目来源于工程实践,具有实战性和启发性,能够引导读者开拓思路和创新。
本书由王锦、鞠兰、梁科、司敏山、李国峰共同编写,在编写过程中得到南开大学电子信息与光学工程学院和电子信息实验教学中心领导的大力支持,在此表示感谢。由于统稿时间紧张,书中难免存在瑕疵,甚至错误,请读者不吝批评指正。有任何意见和建议,请与编者联系,邮箱:wangjnk@nankai.edu.cn。
编者
2014年8月于南开园
书摘
EDA技术能够让设计者在整个设计流程的最开始就对所做设计进行基本的逻辑功能验证,这是EDA设计开发方法最显著的优点之一。逻辑功能验证是通过计算机根据一定的算法和相应的逻辑测试平台对所做设计进行模拟,以验证所设计的逻辑功能,查找和修正错误,即所谓的仿真。
功能仿真是直接对HDL文本、原理图描述或其他描述形式的逻辑功能进行测试模拟,以了解其实现的功能是否满足原设计的要求,仿真过程不涉及任何具体器件的硬件特性。不必经历综合与适配阶段,在设计项目编辑编译后即可进入门级仿真器进行模拟测试。直接进行功能仿真的好处是设计耗时短,对硬件库、综合器等没有任何要求。对于规模比较大的设计项目,综合与适配在计算机上的耗时是十分可观的,如果每一次修改后的模拟都必须进行时序仿真,显然会极大地降低开发效率。因此,通常的做法是,首先进行功能仿真,待确认设计文件所表达的功能满足设计者原有的意图,即逻辑功能满足要求后,再进行综合、适配和时序仿真,以便把握设计项目在硬件条件下的运行情况。
2.1.3 综合
一般来说,综合是仅对硬件描述语言而言的。利用HDL综合器对设计进行综合是十分重要的一步,因为综合过程将把软件设计的HDL描述与硬件结构挂钩,是将软件转化为硬件电路的关键步骤,是文字描述与硬件实现的一座桥梁。综合就是将电路的高级语言(如行为描述)转换成低级的、可与FPGA/CPLD的基本结构相映射的网表文件或程序。
当输入的HDL文件在EDA工具中检测无误后,首先面临的是逻辑综合,因此要求HDL源文件中的语句都是可综合的。
在综合之后,HLD综合器一般都可以生成一种或多种文件格式的网表文件,如EDIF、VHDL、Verilog、VQM等标准格式,在这种网表文件中用各自的格式描述电路的结构。如在VHDL网表文件中采用VHDL的语法,用结构描述的风格重新诠释综合后的电路结构。
整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述,依据给定的硬件组件和约束控制条件进行编辑、优化、转换和综合,最终获得门级电路甚至更底层的电路描述网表文件。由此可见,综合器工作之前,必须给定最后实现的硬件结构参数,它的功能是将软件描述与给定的硬件结构用某种网表文件的方式对应起来,成为相应的映射关系。
如果把综合理解为映射过程,那么显然这种映射不是唯一的,并且综合的优化也不是单方向的。为达到速度、面积、性能的要求,往往需要对综合加以约束,称为综合约束。
……