大型RISC处理器设计——用描述语言Verilog设计VLSI芯片
点击看大图基本信息
- 原书名：VLSI Chip Design with the Hardware
- 原出版社： Springer-Verlag
- 作者： （德）Ulrich Golze
- 译者： 田泽 于敦山 朱向东 张玉杰
- 出版社：北京航空航天大学出版社
- ISBN：7810775510
- 上架时间：2005-1-6
- 出版日期：2005 年1月
- 开本：16开
- 页码：326
- 版次：1-1
- 所属分类：
计算机 > 计算机组织与体系结构 > 微处理器/CPU
内容简介回到顶部↑
本书是一本系统讲述32位RISC微处理器的设计方法和设计过程的著作，其内容涵盖了RISC微处理器设计的全部方面。书中内容有机地将计算机学科的体系结构、系统结构与微电子学科的集成电路设计与实现技术结合起来，既能帮助学习微电子的工程技术人员快速掌握RISC处理器体系结构的VLSI实现原理，又能明确的告诉计算机科学的技术人员如何用现代的电路设计思想、方法、手段来设计与实现微处理器。本书的组织结构就是一本大规模RISC处理器芯片完整的设计文档。
本书将计算机科学和微电子科学有机结合、面向工程实际，希望能对两方面的科技工作者带来帮助。书中展现的完整的大规模芯片的设计过程，也能对设计团队的组织管理者提供方法和流程上的帮助。
本书将计算机科学和微电子科学有机结合、面向工程实际，希望能对两方面的科技工作者带来帮助。书中展现的完整的大规模芯片的设计过程，也能对设计团队的组织管理者提供方法和流程上的帮助。
目录回到顶部↑
第1章 概述1
第2章 vlsi电路设计1
2.1 工艺技术基础和电路设计风格1
2.2 设计流程10
2.3 设计阶段划分12
第3章 risc处理器体系结构1
3.1 简单的risc处理器20
3.2 处理器体系结构的选择23
3.2.1 体系结构扩展技术23
3.2.2 方案评估25
3.2.3 设计方案技术小结28
第4章 verilog 简短介绍1
第5章 外部行为描述1
5.1 risc处理器如何工作1
5.1.1 汇编器38
5.1.2 测试板38
5.2 指令集39
5.2.1 ld/st类装载和存储指令41
5.2.2 ctr类跳转指令42
5.2.3 alu类算术和逻辑指令44
第2章 vlsi电路设计1
2.1 工艺技术基础和电路设计风格1
2.2 设计流程10
2.3 设计阶段划分12
第3章 risc处理器体系结构1
3.1 简单的risc处理器20
3.2 处理器体系结构的选择23
3.2.1 体系结构扩展技术23
3.2.2 方案评估25
3.2.3 设计方案技术小结28
第4章 verilog 简短介绍1
第5章 外部行为描述1
5.1 risc处理器如何工作1
5.1.1 汇编器38
5.1.2 测试板38
5.2 指令集39
5.2.1 ld/st类装载和存储指令41
5.2.2 ctr类跳转指令42
5.2.3 alu类算术和逻辑指令44
译者序回到顶部↑
本书是一本系统讲述32位RISC微处理器的设计方法和设计过程的著作，其内容涵盖了RISC微处理器设计的全部方面。从开始选择处理器的体系结构、确定处理器模块功能、建立粗略的结构模型、用Verilog HDL进行电路建模，以及随后的电路综合、可测性设计和系统测试方法。为了方便读者学习，书中的最后一章详细地介绍了硬件描述语言Verilog HDL的语法，并附带了丰富的实例。
本书是一本难得的掌握微处理器体系结构的VLSI设计与实现的著作，作者独具匠心地将RISC处理器体系结构较新的研究成果同当时最新的电路设计理念结合起来，且工程性、实用性很强，为广大读者全面而系统地介绍了如何用现代的半定制电路设计技术来实现一颗全功能的微处理器。书中内容有机的将计算机学科的体系结构、系统结构与微电子学科的集成电路设计与实现技术结合起来，既能帮助学习微电子的工程技术人员快速掌握RISC处理器体系结构的VLSI实现原理，又能明确的告诉计算机科学的技术人员如何用现代的电路设计思想、方法、手段和EDA工具来设计与实现一颗微处理器。正如作者在书中提到的，任何一个大公司都将自己的设计方法和设计文档视为严格控制的商业机密，而本书毫无保留地向读者展示了一个大规模的RISC处理器芯片完整而全面的设计过程及详细设计文档，这也是本书在国外非常流行以及我们将它翻译到集成电路设计技术非常落后的中国的根本原因。
本书第一版出版时间为1996年，纵观整个内容，不可否认其中的部分内容已不再先进，但就本书描述的RISC处理器的体系结构而言，其采用了标准5级流水线，设计了较为复杂的多功能Cache和跳转预测Cache，加入了数据前推技术解决数据相关问题等，这些仍然是目前一般高性能微处理器设计中广泛采用的技术，如ARM处理器设计。书中虽然未收录最新的电路设计方法和实现技术，但是在电路设计方面，虽然半导体设计技术及实现工艺技术不断发展、本书向读者展示的基本流程仍然是目前工业界目前普遍采用的流程。现代的电路设计方法仍然广泛地采用基于硬件描述语言Verilog HDL的半定制的设计方法，实现技术仍然是目前普遍采用的手工和自动综合的方法实现电路技术。在可测性设计中，仍然采用插入扫描链的方法检测电路工艺性错误，在系统测试时，仍然使用自动测试仪ATE进行测试，用现场可编程器件FPGA配合芯片设计实现完整系统功能验证与测试。因此，本书在帮助读者理解现代电路设计的方法和基本原理方面仍然具有较高的实用价值。
在现代的SoC设计中，微处理器已经成为重要的、不可缺少的核心IP模块，ARM处理器的巨大商业成功已经充分证明了这一点。了解和掌握微处理器体系结构、微处理器设计技术及微处理器VLSI实现技术就显得非常重要。本书为希望学习和掌握现代微处理器体系结构、微处理器设计及VLSI实现技术的读者提供了一本难得的技术参考资料。希望这样一本将计算机科学和微电子科学有机结合、面向实际工程实际的著作，能对两方面的科技工作者有所帮助。书中展现的完整的大规模芯片的设计过程，也能为设计团队的组织管理者提供方法和流程上的帮助。
国内目前还没有此类书籍，译者希望通过本书的翻译使国内更多的技术人员和学生系统完整的掌握RISC处理器体系结构与VLSI设计与实现技术，加快我国集成电路设计技术的发展。虽然译者近年来一直从事RISC处理器体系结构与VLSI实现、SoC设计方法学科研教学工作，但仅局限于具体工作层面，水平有限，加之英语非本书原作者的母语，翻译中有诸多不足之处，敬请读者批评指正。
北京大学信息科学技术学院的盛世敏教授在本书的翻译过程中给予了大量的支持和帮助，在此表示感谢。北京航空航天出版社的马广云博士在本书的翻译过程中给予了大量的支持和帮助，在此表示感谢。硕士生万永波、闫效莺、车晓萍、杨峰、陈群英、李攀、王进军、孙玮和本科生徐德正、谢辉、杨冬峰和杨艳锋参加本书的文字校对工作，在此表示感谢!
感谢北京航空航天出版社的编辑们，正是由于他们高效、努力的工作，才使得本书能够及时与大家见面!
译 者
2004年11月
本书是一本难得的掌握微处理器体系结构的VLSI设计与实现的著作，作者独具匠心地将RISC处理器体系结构较新的研究成果同当时最新的电路设计理念结合起来，且工程性、实用性很强，为广大读者全面而系统地介绍了如何用现代的半定制电路设计技术来实现一颗全功能的微处理器。书中内容有机的将计算机学科的体系结构、系统结构与微电子学科的集成电路设计与实现技术结合起来，既能帮助学习微电子的工程技术人员快速掌握RISC处理器体系结构的VLSI实现原理，又能明确的告诉计算机科学的技术人员如何用现代的电路设计思想、方法、手段和EDA工具来设计与实现一颗微处理器。正如作者在书中提到的，任何一个大公司都将自己的设计方法和设计文档视为严格控制的商业机密，而本书毫无保留地向读者展示了一个大规模的RISC处理器芯片完整而全面的设计过程及详细设计文档，这也是本书在国外非常流行以及我们将它翻译到集成电路设计技术非常落后的中国的根本原因。
本书第一版出版时间为1996年，纵观整个内容，不可否认其中的部分内容已不再先进，但就本书描述的RISC处理器的体系结构而言，其采用了标准5级流水线，设计了较为复杂的多功能Cache和跳转预测Cache，加入了数据前推技术解决数据相关问题等，这些仍然是目前一般高性能微处理器设计中广泛采用的技术，如ARM处理器设计。书中虽然未收录最新的电路设计方法和实现技术，但是在电路设计方面，虽然半导体设计技术及实现工艺技术不断发展、本书向读者展示的基本流程仍然是目前工业界目前普遍采用的流程。现代的电路设计方法仍然广泛地采用基于硬件描述语言Verilog HDL的半定制的设计方法，实现技术仍然是目前普遍采用的手工和自动综合的方法实现电路技术。在可测性设计中，仍然采用插入扫描链的方法检测电路工艺性错误，在系统测试时，仍然使用自动测试仪ATE进行测试，用现场可编程器件FPGA配合芯片设计实现完整系统功能验证与测试。因此，本书在帮助读者理解现代电路设计的方法和基本原理方面仍然具有较高的实用价值。
在现代的SoC设计中，微处理器已经成为重要的、不可缺少的核心IP模块，ARM处理器的巨大商业成功已经充分证明了这一点。了解和掌握微处理器体系结构、微处理器设计技术及微处理器VLSI实现技术就显得非常重要。本书为希望学习和掌握现代微处理器体系结构、微处理器设计及VLSI实现技术的读者提供了一本难得的技术参考资料。希望这样一本将计算机科学和微电子科学有机结合、面向实际工程实际的著作，能对两方面的科技工作者有所帮助。书中展现的完整的大规模芯片的设计过程，也能为设计团队的组织管理者提供方法和流程上的帮助。
国内目前还没有此类书籍，译者希望通过本书的翻译使国内更多的技术人员和学生系统完整的掌握RISC处理器体系结构与VLSI设计与实现技术，加快我国集成电路设计技术的发展。虽然译者近年来一直从事RISC处理器体系结构与VLSI实现、SoC设计方法学科研教学工作，但仅局限于具体工作层面，水平有限，加之英语非本书原作者的母语，翻译中有诸多不足之处，敬请读者批评指正。
北京大学信息科学技术学院的盛世敏教授在本书的翻译过程中给予了大量的支持和帮助，在此表示感谢。北京航空航天出版社的马广云博士在本书的翻译过程中给予了大量的支持和帮助，在此表示感谢。硕士生万永波、闫效莺、车晓萍、杨峰、陈群英、李攀、王进军、孙玮和本科生徐德正、谢辉、杨冬峰和杨艳锋参加本书的文字校对工作，在此表示感谢!
感谢北京航空航天出版社的编辑们，正是由于他们高效、努力的工作，才使得本书能够及时与大家见面!
译 者
2004年11月
前言回到顶部↑
把电子电路变成芯片的过程是一门艺术，而且是一门不断发展变化的艺术。以前，电路设计、掌握材料物理特性、以及图形光刻的任务，每个环节都需要设计者考虑周全。之后，电路的设计艺术则变成了主要针对电路的门级网表进行考虑。到了现在，用硬件描述语言（HDL）这种类似编程语言的工具来进行设计，已经成为数字电路设计的主要方法。基于HDL进行电路的设计是本书的一个核心内容。
现在，成功设计出一个小规模的电路技术上不会有什么问题，但是对于一个设计团队来说，因为他们要设计面向实际应用的电路芯片，则有很多严格的要求。本书介绍的第二个核心问题则是如何完整实现一个真正的，先进的类似于SPARC处理器的RISC处理器。
本书首先介绍了芯片的设计技术，其中包括了如何认识设计开销的重要性这一关键问题，在第2章，给出了VLSI（超大规模集成电路）设计的概述。第3章的内容是现代RISC处理器技术的介绍，其中对我们将要设计的处理器所要采用的关键技术进行权衡和筛选。由于我们主要采用硬件描述语言进行设计，本书的第4章对硬件描述语言Verilog进行了简短的介绍，第11章是详细深入的Verilog技术说明和典型的建模技术。在本书的附盘中还包含了一个Verilog的仿真器和大量的例子。
我们要设计的RISC处理器名称为TOOBSIE，书中在第5章中介绍了其外部功能特性，包括它的指令和作为参照的HDL解释器模型。关于处理器内部结构的详细介绍在第6章中进行阐述，并且在这一章中，我们确定了处理器的粗略结构。处理器主要的HDL模型就是粗略结构模型，读者可以在附盘3中找到其完整的可执行的源码。该模型数据通路的流水线在第7章中详细介绍。
粗略结构模型可以用半导体制造商提供的单元库，半自动的转换成门级的电路模型。我们选择了部分单元作为例子，在第8章中介绍了门级模型的综合。最后，第9章详细介绍了处理器芯片的测试、可测性、测试仪和测试所用的测试板，这些手段可用来确认芯片是否实现了正确的功能。
本书的读者群定位在从事计算机科学和电子工程专业的人员，以及管理人员。借助本书，读者可以开展自己的芯片设计工作，或考虑芯片的应用系统。本书介绍了：
现代VLSI设计
大规模芯片的半定制设计技术
硬件描述语言Verilog HDL
现代实用化的RISC处理器设计
大规模电路设计的HDL建模技术
设计文档、行为级、结构级的HDL建模、门级模型、测试和可测性设计。
本书可以作为一本完整和独立的教科书。对于专家级的读者，本书的内容提供那些希望有选择地了解RISC处理器设计，或者甚至完全掌握RISC处理器设计的读者选择，而且可能对专家级的读者开发自己的CAD工具和设计方法有所帮助。另外，本书还有高级本，其中包括了处理器所有门级模型的电路图（参见359页）。
本书中每一章的图表都进行了编号。高级本每一章都用H打头，例如H5.3表示的是针对硬件的高级本。
一个大项目的设计团队这样规模的一个大项目需要一个设计团队共同完成。最坏情况下，即便是一个队员不断更替的团队，也是完成项目所需要的。下页中的图给出了职位不分高低的团队层次，每一级的排名不分先后。没有图中第2圈的辅助人员，项目是无法完成的。第3圈的学生也是非常忙碌的。Peter Blinzer由于一些突然的工作委托而离开了核心1圈的位置。
该项目的启动是来自Michael Schfers的想法，最初本书作者甚至都认为是不可能实现的，不光是成本的原因。Michael Schfers同KlausPeter Wachsmann一起开发了作为培训的和初级处理器模型的TOOBSIE1处理器。之后，每天的项目管理是由Michael Schfers和KlausPeter Wachsmann共同完成的。同后来加入的Elmar Cochlovius一起，他们共同完成了外部和内部描述，详细介绍了所有的结构（参见第5章和第6章）。
一个大项目的设计文档通常都是不公开的，但是有时也由项目本身决定。Elmar Cochlovius参与了（不光是）这个项目；他亲自编写文档，同时——更加困难的是——动员其他人去准备文档，以此作为本书的基础内容。另外为了练习处理器芯片设计，所有3个辅助人员进行了设计方法方面的博士研究（参见第10章）。作为书中的一个例子，提及了Elmar Cochlovius在如何用状态图进行高层次描述方面的研究。
Peter Blinzer, Rüdiger Bodack, Klaus Meyer和Sebastian Steibl开发了Verilog模型，特别是粗略结构模型，并且对源码进行了注释（参见第7章，H3，H4，#2和#3）。Peter Blinzer主要完成了门级模型（参见第8章和H5）的设计。
Gerrit Telkamp分别设计了简单的和复杂的两个版本的测试电路板，并且在测试仪和测试板上进行了处理器的测试。同Peter Blinzer一起，他们准备了关于测试的书中第9章的内容。后来还进行了产品的测试。
Claude Ackad准备了书中附带的对Verilog的介绍（参见第4章和第11章），这些内容保证了本书的质量，虽然这种做法已经在现在的出版物中不流行了。Thomas Scholz为不同的测试系统平台设计了操作系统。
现在，成功设计出一个小规模的电路技术上不会有什么问题，但是对于一个设计团队来说，因为他们要设计面向实际应用的电路芯片，则有很多严格的要求。本书介绍的第二个核心问题则是如何完整实现一个真正的，先进的类似于SPARC处理器的RISC处理器。
本书首先介绍了芯片的设计技术，其中包括了如何认识设计开销的重要性这一关键问题，在第2章，给出了VLSI（超大规模集成电路）设计的概述。第3章的内容是现代RISC处理器技术的介绍，其中对我们将要设计的处理器所要采用的关键技术进行权衡和筛选。由于我们主要采用硬件描述语言进行设计，本书的第4章对硬件描述语言Verilog进行了简短的介绍，第11章是详细深入的Verilog技术说明和典型的建模技术。在本书的附盘中还包含了一个Verilog的仿真器和大量的例子。
我们要设计的RISC处理器名称为TOOBSIE，书中在第5章中介绍了其外部功能特性，包括它的指令和作为参照的HDL解释器模型。关于处理器内部结构的详细介绍在第6章中进行阐述，并且在这一章中，我们确定了处理器的粗略结构。处理器主要的HDL模型就是粗略结构模型，读者可以在附盘3中找到其完整的可执行的源码。该模型数据通路的流水线在第7章中详细介绍。
粗略结构模型可以用半导体制造商提供的单元库，半自动的转换成门级的电路模型。我们选择了部分单元作为例子，在第8章中介绍了门级模型的综合。最后，第9章详细介绍了处理器芯片的测试、可测性、测试仪和测试所用的测试板，这些手段可用来确认芯片是否实现了正确的功能。
本书的读者群定位在从事计算机科学和电子工程专业的人员，以及管理人员。借助本书，读者可以开展自己的芯片设计工作，或考虑芯片的应用系统。本书介绍了：
现代VLSI设计
大规模芯片的半定制设计技术
硬件描述语言Verilog HDL
现代实用化的RISC处理器设计
大规模电路设计的HDL建模技术
设计文档、行为级、结构级的HDL建模、门级模型、测试和可测性设计。
本书可以作为一本完整和独立的教科书。对于专家级的读者，本书的内容提供那些希望有选择地了解RISC处理器设计，或者甚至完全掌握RISC处理器设计的读者选择，而且可能对专家级的读者开发自己的CAD工具和设计方法有所帮助。另外，本书还有高级本，其中包括了处理器所有门级模型的电路图（参见359页）。
本书中每一章的图表都进行了编号。高级本每一章都用H打头，例如H5.3表示的是针对硬件的高级本。
一个大项目的设计团队这样规模的一个大项目需要一个设计团队共同完成。最坏情况下，即便是一个队员不断更替的团队，也是完成项目所需要的。下页中的图给出了职位不分高低的团队层次，每一级的排名不分先后。没有图中第2圈的辅助人员，项目是无法完成的。第3圈的学生也是非常忙碌的。Peter Blinzer由于一些突然的工作委托而离开了核心1圈的位置。
该项目的启动是来自Michael Schfers的想法，最初本书作者甚至都认为是不可能实现的，不光是成本的原因。Michael Schfers同KlausPeter Wachsmann一起开发了作为培训的和初级处理器模型的TOOBSIE1处理器。之后，每天的项目管理是由Michael Schfers和KlausPeter Wachsmann共同完成的。同后来加入的Elmar Cochlovius一起，他们共同完成了外部和内部描述，详细介绍了所有的结构（参见第5章和第6章）。
一个大项目的设计文档通常都是不公开的，但是有时也由项目本身决定。Elmar Cochlovius参与了（不光是）这个项目；他亲自编写文档，同时——更加困难的是——动员其他人去准备文档，以此作为本书的基础内容。另外为了练习处理器芯片设计，所有3个辅助人员进行了设计方法方面的博士研究（参见第10章）。作为书中的一个例子，提及了Elmar Cochlovius在如何用状态图进行高层次描述方面的研究。
Peter Blinzer, Rüdiger Bodack, Klaus Meyer和Sebastian Steibl开发了Verilog模型，特别是粗略结构模型，并且对源码进行了注释（参见第7章，H3，H4，#2和#3）。Peter Blinzer主要完成了门级模型（参见第8章和H5）的设计。
Gerrit Telkamp分别设计了简单的和复杂的两个版本的测试电路板，并且在测试仪和测试板上进行了处理器的测试。同Peter Blinzer一起，他们准备了关于测试的书中第9章的内容。后来还进行了产品的测试。
Claude Ackad准备了书中附带的对Verilog的介绍（参见第4章和第11章），这些内容保证了本书的质量，虽然这种做法已经在现在的出版物中不流行了。Thomas Scholz为不同的测试系统平台设计了操作系统。
评论交流
共有29人开贴评论 43人参与评论 22人参与打分 查看
发表于：2009-11-4 21:56:00
看上，上面有大牛提到CPU Architecture的事情，小做评论。本书我觉得写的还是不错的，流程都讲到了，而且一个5级流水的CPU也实现了，就是缺少代码：〉
有人说本书CPU是落后的，我不敢苟同。在当今嵌入式ARM CPU上，可都是顺序执行架构的。而在GPU上，多核心处理单元内部也是顺序处理架构的。像GPU这种作为流计算和数据密集型计算的计算设备，和类似ARM的嵌入式计算设备，控制功耗和复杂度是非常重要的，所以不能说本书中讲述的顺序执行架构就是一种落后的体系结构。
比如Intel LRB GPU，更是起用了老式的P54C作为设计蓝本，这可谓“老掉牙”了……。所以技术都是发展的，我觉得这本书还是不错的，不过体系结构的东西讲的少了点。如果有高级本就更好了~~
最后，如果哪位兄台对GPU设计和体系结构有兴趣的可以来这个论坛看看 ：〉 http://www.opengpu.org/bbs/
OpenGPU Graphics Open Source community（图形开源社区），聚焦领域(focus domain)包括：
* GPU Architecture（图形处理器体系结构）
* Graphics Algorithm（图形算法）
* GPGPU Programming （通用的图形处理器编程）
* Open Source Rendering Engine（开源渲染器）
* Open Source GPU Simulator/RTL Implement（开源GPU模拟器）
有人说本书CPU是落后的，我不敢苟同。在当今嵌入式ARM CPU上，可都是顺序执行架构的。而在GPU上，多核心处理单元内部也是顺序处理架构的。像GPU这种作为流计算和数据密集型计算的计算设备，和类似ARM的嵌入式计算设备，控制功耗和复杂度是非常重要的，所以不能说本书中讲述的顺序执行架构就是一种落后的体系结构。
比如Intel LRB GPU，更是起用了老式的P54C作为设计蓝本，这可谓“老掉牙”了……。所以技术都是发展的，我觉得这本书还是不错的，不过体系结构的东西讲的少了点。如果有高级本就更好了~~
最后，如果哪位兄台对GPU设计和体系结构有兴趣的可以来这个论坛看看 ：〉 http://www.opengpu.org/bbs/
OpenGPU Graphics Open Source community（图形开源社区），聚焦领域(focus domain)包括：
* GPU Architecture（图形处理器体系结构）
* Graphics Algorithm（图形算法）
* GPGPU Programming （通用的图形处理器编程）
* Open Source Rendering Engine（开源渲染器）
* Open Source GPU Simulator/RTL Implement（开源GPU模拟器）
)
加载中...| 我要写评论 |
| 查看所有评论交流(共29条) |
