现代VLSI设计—基于IP核的设计(第四版)

.2.9 习题
第3章 逻辑门
3.1 引言
3.2 组合逻辑函数
3.3 静态互补门
3.4 逻辑开关
3.5 可选的门电路
3.6 低功耗门
3.7 电阻连线的延时
3.8 电感连线的延时
3.9 制造性设计
3.10 ip门
3.11 参考文献
3.12 习题
第4章 组合逻辑电路
4.1 引言
4.2 基于标准单元的布局
4.3 组合电路延时
4.4 逻辑和互连线设计
4.5 功率优化
4.6 开关逻辑电路
4.7 组合逻辑测试
4.8 参考文献
4.9 习题
第5章 时序电路
5.1 引言
5.2 锁存器和触发器
5.3 时序电路和时钟规则
5.4 性能分析
5.5 时钟生成
5.6 时序电路设计
5.7 功耗优化
5.8 设计验证
5.9 时序测试
5.10参考文献
5.11习题
第6章 子系统设计
6.1 引言
6.2 组合移位器
6.3 加法器
6.4 算术逻辑单元
6.5 乘法器
6.6 高密度存储器
6.7 图像传感器
6.8 现场可编程门阵列
6.9 可编程逻辑阵列
6.10 总线和片上网络
6.11 数据路径
6.12 ip子系统
6.13 参考文献
6.14 习题
第7章 平面布图
7.1 引言
7.2 平面布图方法
7.3 全局互连
7.4 平面布图设计
7.5 片外连接
7.6 参考文献
7.7 习题
第8章 体系结构设计
8.1 引言
8.2 硬件描述语言
8.3 rtl级设计
8.4 流水线技术
8.5 高层综合
8.6 低功耗体系结构
8.7 gals系统
8.8 体系结构测试
8.9 ip模块
8.10 设计方法学
8.11 mpsoc设计
8.12 参考文献
8.13 习题
附录a 芯片设计师词典
附录b 硬件描述语言
参考文献
中英文术语对照表