基本信息
- 原书名：Design of High-Performance Microprocessor Circuits
- 原出版社： Wiley-IEEE Press
- 作者： (美)Anantha Chandrakasan William J. Bowhill Frank Fox
- 译者： 袁小龙 喻文健 吴为民
- 丛书名： 国际信息工程先进技术译丛
- 出版社：机械工业出版社*
- ISBN：9787111305613
- 上架时间：2010-8-19
- 出版日期：2010 年7月
- 开本：16开
- 页码：371
- 版次：1-1
- 所属分类：工业技术 > 电工技术 > 电路 > 综合
机械工业出版社分类专区 > 机工电工电子分社 > 国际信息工程译丛
编辑推荐
《高性能微处理器电路设计》覆盖了在深亚微米CMOS工艺中进行下一代微处理器设计的各个方面书中的各章都由世界上著名的技术专家、设计师和研究人员编写而成。虽然微处理器系统设计的各个层面都有涉及但重点是电路设计，《高性能微处理器电路设计》中的例子都是从世界著名公司处理器中选取的。
《高性能微处理器电路设计》中每章涉及的内容是独立的，因此各章之间的阅读次序是无关紧要的。书中包括的深层次内容有：
CMOS超大规模集成电路设计中的体系结构约束条件。
工艺尺寸缩小、低功耗器件SOI和工艺变动。
目前流行的设计风格包括逻辑门系列、动态电路、异步逻辑、自定时流水线和快速算术单元。
锁存器、时钟、时钟分布、锁相环和延迟锁定环。
寄存器文件、缓存器和嵌八式DRAM设计。
高速信号技术利I／O设计。
ESD电子迁移和热载流子稳定性，
CAD工具，包括时序验证利供电分布万案分析。
测试和可测性。
内容简介
本书论述了高性能微处理器电路设计的几乎所有方面，包括工艺技术对微处理器体系结构的影响、考虑工艺参数变动情况下的器件和连线模型、高速算术逻辑单元的设计、低电压设计技术、泄漏功耗降低技术、时钟分配、供电分配、高速信号传输、寄存器文件和缓存设计、芯片测试等等。
本书可供从事电子电路设计的相关技术人员参考，也可作为微电子专业高年级本科生和研究生的教材。
本书可供从事电子电路设计的相关技术人员参考，也可作为微电子专业高年级本科生和研究生的教材。
作译者
Anantha Chandrakasan是麻省理工学院电气工程与计算机科学系的副教授。Chandrakasan博士获得了很多奖，并在多个IEEE和ACM会议上担任技术程序委员。他的研究领域包括DSP的高效能实现、无线微传感器网络和VLSI的CAD工具。
William人Bowhili是Compaq计算机公司(以前的数字设备公司)Alpha开发组主要的技术人员。他为许多VAX和Alpha微处理器的设计做出了贡献。在1985年加入数字设备公司之前，他为英格兰的标准电信研究实验室设计了电信芯片。
Frank Fox(Thomas F．Fox)从1998年以来一直是Rambus公司的副总裁。他以前在数字设备公司工作，领导第5代A1pha微处理器设计组：在数字设备公司工作的14年中，他设计了许多微处理器，担任CMOS技术和CAD工具的咨询顾问。FOK博士从爱尔兰国立考克大学获得工程学士学位，从都柏林大学圣三一学院获得博士学位。
William人Bowhili是Compaq计算机公司(以前的数字设备公司)Alpha开发组主要的技术人员。他为许多VAX和Alpha微处理器的设计做出了贡献。在1985年加入数字设备公司之前，他为英格兰的标准电信研究实验室设计了电信芯片。
Frank Fox(Thomas F．Fox)从1998年以来一直是Rambus公司的副总裁。他以前在数字设备公司工作，领导第5代A1pha微处理器设计组：在数字设备公司工作的14年中，他设计了许多微处理器，担任CMOS技术和CAD工具的咨询顾问。FOK博士从爱尔兰国立考克大学获得工程学士学位，从都柏林大学圣三一学院获得博士学位。
目录
译者序
原书序
第1章 物理工艺对体系结构的影响1
1.1 引言1
1.2 CMOS工艺下处理器体系结构的实现3
1.3 高性能微处理器周期时间的选择12
1.4 PA8000、21164和21264处理器的比较13
1.5 互连电阻的趋势14
1.6 功耗趋势15
1.7 高级封装19
1.8 小结20
参考文献21
第2章 CMOS器件尺寸缩小和亚0.25μm系统中的问题22
2.1 MOSFET缩小理论22
2.2 0.25μm以下工艺中CMOS的缩小问题26
2.3 互连RC延迟33
2.4 低温CMOS35
参考文献38
第3章 泄漏功耗降低技术39
3.1 引言39
原书序
第1章 物理工艺对体系结构的影响1
1.1 引言1
1.2 CMOS工艺下处理器体系结构的实现3
1.3 高性能微处理器周期时间的选择12
1.4 PA8000、21164和21264处理器的比较13
1.5 互连电阻的趋势14
1.6 功耗趋势15
1.7 高级封装19
1.8 小结20
参考文献21
第2章 CMOS器件尺寸缩小和亚0.25μm系统中的问题22
2.1 MOSFET缩小理论22
2.2 0.25μm以下工艺中CMOS的缩小问题26
2.3 互连RC延迟33
2.4 低温CMOS35
参考文献38
第3章 泄漏功耗降低技术39
3.1 引言39
媒体评论
在高性能微处理器设计中，芯片的尺寸限制不是由制造工艺所能支持的最大尺寸决定，就是由产品所允许的最大费用决定。无论是哪种情况，这种芯片的尺寸相对于其他集成电路设计的芯片来说要大得多。
确定体系结构中组成元件的尺寸不太容易。最简单的方式是将要设计的元件与以前的设计中的相似元件作比较。当要设计的元件用规则阵列或者数据通路实现时，有一种方式也很实用，在这种情况下，可通过分析基本单元中的电路和布线直接估算出尺寸。如果这些方式都不适用，剩下的方式就是利用对门的估计、布线的估计和其他因素，但这将损失准确性。
处理器的周期时间也许是最重要的决策，而且也是最难的决策。
1.3节将详细分析这个决策。
1.1.5其他的工艺问题
对于微处理器设计者来说，很重要的一些其他工艺问题是互连的物理特性、功耗和封装的发展趋势。过去，很长的互连布线在高层体系结构决策中并不是一个很难的问题，但是工艺的发展趋势使得互连长度限制变成了首要考虑的约束条件。功耗作为物理工艺的一方面，随着工艺尺寸的缩小，对设计师来说变得越来越重要。封装的进步允许更多更快的信号，这些信号与计算机系统元件的高层次集成使得可扩展多处理和超级计算得到迅速发展。这些问题将在本章的后几节中讨论。
物理工艺的直接结果是需要人们不断改善设计方法。设计方法是CAD工具、设计策略、验证策略的结合，它们一起保证设计的成功。因为设计方法主要是由物理工艺驱动的，并且经常与工艺产生的限制有关，本章不直接对设计方法进行分析。
1.2 CMOS工艺下处理器体系结构的实现
计算机结构设计师工作在一个二进制逻辑级、逻辑门和存储元件组成的抽象领域中。一个任意复杂度的逻辑功能能够由只包含少量基本逻辑门类型的逻辑构建起来。但逻辑功能的正确性不能保证其可实现性，更不用说最小周期时间和最小费用了。同样，可以运用基本CMOS锁存器和逻辑门组合构建存储阵列，但高效的实现需要特殊的电路和设计技术。
确定体系结构中组成元件的尺寸不太容易。最简单的方式是将要设计的元件与以前的设计中的相似元件作比较。当要设计的元件用规则阵列或者数据通路实现时，有一种方式也很实用，在这种情况下，可通过分析基本单元中的电路和布线直接估算出尺寸。如果这些方式都不适用，剩下的方式就是利用对门的估计、布线的估计和其他因素，但这将损失准确性。
处理器的周期时间也许是最重要的决策，而且也是最难的决策。
1.3节将详细分析这个决策。
1.1.5其他的工艺问题
对于微处理器设计者来说，很重要的一些其他工艺问题是互连的物理特性、功耗和封装的发展趋势。过去，很长的互连布线在高层体系结构决策中并不是一个很难的问题，但是工艺的发展趋势使得互连长度限制变成了首要考虑的约束条件。功耗作为物理工艺的一方面，随着工艺尺寸的缩小，对设计师来说变得越来越重要。封装的进步允许更多更快的信号，这些信号与计算机系统元件的高层次集成使得可扩展多处理和超级计算得到迅速发展。这些问题将在本章的后几节中讨论。
物理工艺的直接结果是需要人们不断改善设计方法。设计方法是CAD工具、设计策略、验证策略的结合，它们一起保证设计的成功。因为设计方法主要是由物理工艺驱动的，并且经常与工艺产生的限制有关，本章不直接对设计方法进行分析。
1.2 CMOS工艺下处理器体系结构的实现
计算机结构设计师工作在一个二进制逻辑级、逻辑门和存储元件组成的抽象领域中。一个任意复杂度的逻辑功能能够由只包含少量基本逻辑门类型的逻辑构建起来。但逻辑功能的正确性不能保证其可实现性，更不用说最小周期时间和最小费用了。同样，可以运用基本CMOS锁存器和逻辑门组合构建存储阵列，但高效的实现需要特殊的电路和设计技术。
书摘
插图：
在高性能微处理器设计中，芯片的尺寸限制不是由制造工艺所能支持的最大尺寸决定，就是由产品所允许的最大费用决定。无论是哪种情况，这种芯片的尺寸相对于其他集成电路设计的芯片来说要大得多。
确定体系结构中组成元件的尺寸不太容易。最简单的方式是将要设计的元件与以前的设计中的相似元件作比较。当要设计的元件用规则阵列或者数据通路实现时，有一种方式也很实用，在这种情况下，可通过分析基本单元中的电路和布线直接估算出尺寸。如果这些方式都不适用，剩下的方式就是利用对门的估计、布线的估计和其他因素，但这将损失准确性。
处理器的周期时间也许是最重要的决策，而且也是最难的决策。
1.3节将详细分析这个决策。
1.1.5其他的工艺问题
对于微处理器设计者来说，很重要的一些其他工艺问题是互连的物理特性、功耗和封装的发展趋势。过去，很长的互连布线在高层体系结构决策中并不是一个很难的问题，但是工艺的发展趋势使得互连长度限制变成了首要考虑的约束条件。功耗作为物理工艺的一方面，随着工艺尺寸的缩小，对设计师来说变得越来越重要。封装的进步允许更多更快的信号，这些信号与计算机系统元件的高层次集成使得可扩展多处理和超级计算得到迅速发展。这些问题将在本章的后几节中讨论。
物理工艺的直接结果是需要人们不断改善设计方法。设计方法是CAD工具、设计策略、验证策略的结合，它们一起保证设计的成功。因为设计方法主要是由物理工艺驱动的，并且经常与工艺产生的限制有关，本章不直接对设计方法进行分析。
1.2 CMOS工艺下处理器体系结构的实现
计算机结构设计师工作在一个二进制逻辑级、逻辑门和存储元件组成的抽象领域中。一个任意复杂度的逻辑功能能够由只包含少量基本逻辑门类型的逻辑构建起来。但逻辑功能的正确性不能保证其可实现性，更不用说最小周期时间和最小费用了。同样，可以运用基本CMOS锁存器和逻辑门组合构建存储阵列，但高效的实现需要特殊的电路和设计技术。
在高性能微处理器设计中，芯片的尺寸限制不是由制造工艺所能支持的最大尺寸决定，就是由产品所允许的最大费用决定。无论是哪种情况，这种芯片的尺寸相对于其他集成电路设计的芯片来说要大得多。
确定体系结构中组成元件的尺寸不太容易。最简单的方式是将要设计的元件与以前的设计中的相似元件作比较。当要设计的元件用规则阵列或者数据通路实现时，有一种方式也很实用，在这种情况下，可通过分析基本单元中的电路和布线直接估算出尺寸。如果这些方式都不适用，剩下的方式就是利用对门的估计、布线的估计和其他因素，但这将损失准确性。
处理器的周期时间也许是最重要的决策，而且也是最难的决策。
1.3节将详细分析这个决策。
1.1.5其他的工艺问题
对于微处理器设计者来说，很重要的一些其他工艺问题是互连的物理特性、功耗和封装的发展趋势。过去，很长的互连布线在高层体系结构决策中并不是一个很难的问题，但是工艺的发展趋势使得互连长度限制变成了首要考虑的约束条件。功耗作为物理工艺的一方面，随着工艺尺寸的缩小，对设计师来说变得越来越重要。封装的进步允许更多更快的信号，这些信号与计算机系统元件的高层次集成使得可扩展多处理和超级计算得到迅速发展。这些问题将在本章的后几节中讨论。
物理工艺的直接结果是需要人们不断改善设计方法。设计方法是CAD工具、设计策略、验证策略的结合，它们一起保证设计的成功。因为设计方法主要是由物理工艺驱动的，并且经常与工艺产生的限制有关，本章不直接对设计方法进行分析。
1.2 CMOS工艺下处理器体系结构的实现
计算机结构设计师工作在一个二进制逻辑级、逻辑门和存储元件组成的抽象领域中。一个任意复杂度的逻辑功能能够由只包含少量基本逻辑门类型的逻辑构建起来。但逻辑功能的正确性不能保证其可实现性，更不用说最小周期时间和最小费用了。同样，可以运用基本CMOS锁存器和逻辑门组合构建存储阵列，但高效的实现需要特殊的电路和设计技术。
